

Proyecto Parte II – IEE3753 2026

Entrega: 23 de junio

1. Descripción general

El objetivo del proyecto es diseñar un filtro de interpolación de 6 bits utilizando la tecnología del curso GF180. En esta segunda parte del proyecto se espera entregar un circuito a nivel de transistores del filtro de interpolación propuesto.

2. Restricciones de diseño

Si bien en la primera etapa se entregó una arquitectura preliminar para el filtro de interpolación, **en esta segunda entrega puede realizar todos los cambios que estimen pertinentes**. Además, pueden optar por cualquier configuración circuital para las compuertas lógicas requeridas (adders, registros, multiplexores, lógica estática, entre otros). La única restricción de diseño es que su circuito contará solo con los siguientes puertos:

- Voltaje de alimentación (VDD)
- Conexión a tierra (VSS)
- Entrada digital (`i_D[5:0]`)
- Reloj de entrada (`i_clk`)
- Señal de reset negada (`i_rstb`)
- Salida digital (`o_D[5:0]`)
- Reloj de salida (`o_clk`)

Para el reloj de entrada, se espera que tenga un ciclo de reloj de 50%, tiempos de subida y bajada de 10 ps y frecuencia arbitraria. Para el reloj de salida, este debe tener una frecuencia de operación igual a un cuarto de la frecuencia del reloj de entrada y será utilizado para sincronizar los datos entrada. Además, debe asumir que **la entrada digital solo tiene 16 niveles posibles, es decir, los dos bits menos significativos tienen valor cero**. Esto simplifica el diseño al eliminar cualquier tipo de redondeo requerido en el filtro de interpolación.

3. Test de prueba

A modo de hacer un catástrofe del desempeño de todos los proyectos entregados, deben realizar un test de prueba genérico. Este test consistirá en entregar una rampa de 16 niveles al filtro con el fin de esperar 64 niveles a la salida [Ver Fig. 1(a)]. El circuito generador de rampa indicado en Fig. 1(b) será subido a la página del curso en los próximos días. A modo de inicializar correctamente los registros, debe seguir la rutina de inicialización indicada en Fig. 1(c).




Figura 1: Test de prueba. (a) Formas de onda entrada y salida. (b) Diagrama general. (c) Inicialización

4. Especificaciones

El Cuadro 1 indica las especificaciones del filtro. Si alguna de las especificaciones no puede ser cumplida, debe estar debidamente justificada la razón. Si bien es deseable cumplir a cabalidad las especificaciones, **el criterio mínimo de aprobación es tener un circuito funcional.**

5. Detalles de la entrega

5.1. Archivo de LTspice

Para esta segunda parte del proyecto debe entregar un subcircuito de LTspice donde la primera línea debe ser `.subckt interp i_D[5:0] o_D[5:0] i_clk o_clk i_rstb VDD VSS`.

Cuadro 1: Especificaciones mínimas del filtro

Especificación	Valor
Bits de resolución	6 bits
Buffers de entrada	INVX1
Buffers de salida	INVX8
Flip-flops de entrada y salida	Mandatorio
Formato digital	<i>Offset binary</i> de 6 bits
Frecuencia mínima de operación	100 MHz
Frecuencia máxima de operación	Maximizar
Cantidad de flipflops	Minimizar
Consumo de potencia	Minimizar
Esquina de proceso	TT
Voltaje de alimentación	3.3 V
Temperatura de operación	25 °C

5.2. Presentación

Debe entregar un conjunto de diapositivas que **serán presentadas durante el día 26 de junio en clases**. Puede reutilizar cualquier material de la entrega pasada. Esta presentación debe durar 10 minutos como máximo y su estructura debe ceñirse a los siguientes puntos:

1. Implementación del filtro propuesta.
2. Diagrama general de arquitectura propuesta.
3. Configuraciones circuitales elegidas para adders, flipflops, multiplexores u otras celdas relevantes.
4. Simulación transiente en test de prueba indicando correcto funcionamiento.
5. Simulación transiente en test de prueba demostrando máxima frecuencia de operación y reporte de consumo de potencia.
6. Tabla resumen indicando número de flipflops, potencia consumida, y frecuencia de operación máxima.
7. Otros resultados relevantes o dispositivos de respaldo. No es necesario presentar este punto.

Además, habrán **5 minutos para ronda de preguntas por grupo**. El orden de presentación será elegido al azar y comunicado con anterioridad.

6. Criterio de evaluación

La evaluación estará sujeta a los siguientes puntos:

- Creatividad del diseño propuesto.
- Capacidad de explicar con claridad su propuesta.
- Frecuencia máxima de operación.
- Número de flipflops.
- Consumo de potencia.

Cabe mencionar que los grupos formados por tres alumnos tendrán una exigencia mayor con respecto a los grupos formados por dos alumnos.